- D Flip-Flop:
- Erforderliche Komponenten:
- D Flip-Flop-Schaltplan und Erklärung:
- Praktische Demonstration von D Flip-Flop:
Der Begriff digital in der Elektronik steht für die Erzeugung, Verarbeitung oder Speicherung von Daten in Form von zwei Zuständen. Die zwei Zustände können als HIGH oder LOW, positiv oder nicht positiv, gesetzt oder zurückgesetzt dargestellt werden, was letztendlich binär ist. Das Hoch ist 1 und das Tief ist 0 und daher wird die digitale Technologie als Reihe von Nullen und Einsen ausgedrückt. Ein Beispiel ist 011010, in dem jeder Begriff einen einzelnen Zustand darstellt. Somit wird dieser Latching-Prozess in der Hardware unter Verwendung bestimmter Komponenten wie Latch oder Flip-Flop, Multiplexer, Demultiplexer, Encoder, Decoder usw. durchgeführt, die zusammen als sequentielle Logikschaltungen bezeichnet werden.
Wir werden also über die Flip-Flops diskutieren, die auch als Latches bezeichnet werden. Die Latches können auch als bistabiler Multivibrator als zwei stabile Zustände verstanden werden. Im Allgemeinen können diese Latch-Schaltungen entweder aktiv-hoch oder aktiv-niedrig sein und sie können durch HIGH- bzw. LOW-Signale ausgelöst werden.
Die gängigen Arten von Flip-Flops sind:
- RS Flip-Flop (RESET-SET)
- D Flip-Flop (Daten)
- JK Flip-Flop (Jack-Kilby)
- T Flip-Flop (Umschalten)
Von den oben genannten Typen sind nur JK- und D-Flipflops in der integrierten IC-Form verfügbar und werden in den meisten Anwendungen auch häufig verwendet. Hier in diesem Artikel werden wir über Flip Flop vom Typ D diskutieren.
D Flip-Flop:
D Flip-Flops werden auch als Teil von Speicherelementen und Datenprozessoren verwendet. D-Flip-Flop kann unter Verwendung eines NAND-Gatters oder mit einem NOR-Gatter aufgebaut werden. Aufgrund ihrer Vielseitigkeit sind sie als IC-Pakete erhältlich. Die Hauptanwendungen des D-Flip-Flops bestehen darin, eine Verzögerung in der Zeitschaltung als Puffer einzuführen, um Daten in bestimmten Intervallen abzutasten. D-Flip-Flop ist in Bezug auf die Verdrahtungsverbindung einfacher als JK-Flip-Flop. Hier verwenden wir NAND-Gatter zur Demonstration des D-Flip-Flops.
Immer wenn das Taktsignal LOW ist, wird der Eingang den Ausgangszustand niemals beeinflussen. Die Uhr muss hoch sein, damit die Eingänge aktiv werden. Somit ist das D-Flip-Flop ein gesteuerter bistabiler Latch, bei dem das Taktsignal das Steuersignal ist. Dies wird wiederum in ein durch eine positive Flanke ausgelöstes D-Flipflop und ein durch eine negative Flanke ausgelöstes D-Flipflop unterteilt. Somit hat der Ausgang zwei stabile Zustände basierend auf den Eingaben, die unten diskutiert wurden.
Wahrheitstabelle von D Flip-Flop:
|
Uhr |
EINGANG |
AUSGABE |
|
|
D. |
Q. |
Q ' |
|
|
NIEDRIG |
x |
0 |
1 |
|
HOCH |
0 |
0 |
1 |
|
HOCH |
1 |
1 |
0 |
Das D (Daten) ist der Eingangszustand für das D-Flipflop. Das Q und Q 'repräsentieren die Ausgangszustände des Flipflops. Gemäß der Tabelle ändert der Ausgang basierend auf den Eingaben seinen Zustand. Wichtig ist jedoch, dass all dies nur bei Vorhandensein des Taktsignals auftreten kann. Dies funktioniert genau wie das SR-Flip-Flop nur für die kostenlosen Eingänge.
Darstellung von D Flip-Flop mit Logic Gates:
|
EINGANG |
AUSGABE |
|
|
Eingabe 1 |
Eingabe 2 |
Ausgabe 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Somit kann der Ausgang analysiert werden, indem die NAND-Gatter-Wahrheitstabelle verglichen und die Eingaben wie in der D-Flip-Flop-Wahrheitstabelle angegeben angewendet werden. Analyse der obigen Anordnung als dreistufige Struktur unter Berücksichtigung des vorherigen Zustands (Q ') als 0
wenn D = 1 und CLOCK = HIGH
Ausgabe: Q = 1, Q '= 0. Die Arbeit ist korrekt.
PRESET und CLEAR:
Das D-Flip-Flop hat zwei weitere Eingänge, nämlich PRESET und CLEAR. Durch ein HIGH-Signal an den CLEAR-Pin wird der Q-Ausgang auf 0 zurückgesetzt. In ähnlicher Weise wird durch ein HIGH-Signal an den PRESET-Pin der Q-Ausgang auf 1 gesetzt. Daher erklärt der Name selbst die Beschreibung der Pins.
|
Uhr |
EINGANG |
AUSGABE |
|||
|
PRESET |
KLAR |
D. |
Q. |
Q ' |
|
|
X. |
HOCH |
NIEDRIG |
X. |
1 |
0 |
|
X. |
NIEDRIG |
HOCH |
X. |
0 |
1 |
|
X. |
HOCH |
HOCH |
X. |
1 |
1 |
|
HOCH |
NIEDRIG |
NIEDRIG |
0 |
0 |
1 |
|
HOCH |
NIEDRIG |
NIEDRIG |
1 |
1 |
0 |
IC-Paket:
Der hier verwendete IC ist HEF4013BP (Dual D-Flip-Flop). Es ist ein 14-poliges Gehäuse, das 2 einzelne D-Flip-Flops enthält. Unten finden Sie das Pin-Diagramm und die entsprechende Beschreibung der Pins.
|
STIFT |
PIN Beschreibung |
|
Q. |
Echte Ausgabe |
|
Q ' |
Komplimentausgabe |
|
CP |
Takteingang |
|
CD |
CLEAR-Direkteingang |
|
D. |
Dateneingabe |
|
SD |
PRESET-Direkteingang |
|
V SS |
Boden |
|
V DD |
Versorgungsspannung |
Erforderliche Komponenten:
- IC HEF4013BP (Dual D Flip-Flop) - 1Nr.
- LM7805 - 1No.
- Taktiler Schalter - 4Nr.
- 9V Batterie - 1Nr.
- LED (grün - 1; rot - 1)
- Widerstände (1kὨ - 4; 220kὨ -2)
- Steckbrett
- Kabel anschließen
D Flip-Flop-Schaltplan und Erklärung:
Hier haben wir IC HEF4013BP verwendet, um die D-Flip-Flop-Schaltung zu demonstrieren , die zwei D-Flip-Flops enthält. Die IC HEF4013BP-Stromquelle V DD reicht von 0 bis 18 V und die Daten sind im Datenblatt verfügbar. Der folgende Schnappschuss zeigt es. Da wir am Ausgang LED verwendet haben, wurde die Quelle auf 5 V begrenzt.
Wir haben einen LM7805-Regler verwendet, um die LED-Spannung zu begrenzen.
Praktische Demonstration von D Flip-Flop:
Die Tasten D (Daten), PR (Voreinstellung), CL (Löschen) sind die Eingänge für das D-Flipflop. Die beiden LEDs Q und Q 'repräsentieren die Ausgangszustände des Flipflops. Die 9-V-Batterie dient als Eingang für den Spannungsregler LM7805. Daher wird der geregelte 5-V-Ausgang als Vcc- und Pin-Versorgung des IC verwendet. Somit kann für unterschiedliche Eingänge bei D der entsprechende Ausgang durch LED Q und Q 'gesehen werden.
Die Stifte CLK, CL, D und PR werden normalerweise im Ausgangszustand wie unten gezeigt nach unten gezogen. Daher ist der Standardeingangsstatus für alle Pins LOW. Somit ist der Anfangszustand gemäß der Wahrheitstabelle wie oben gezeigt. Q = 1, Q '= 0.
Im Folgenden haben wir die verschiedenen Zustände des D-Flip-Flops unter Verwendung einer D-Flip-Flop-Schaltung beschrieben, die auf einem Steckbrett hergestellt wurde.
Zustand 1:
Uhr - NIEDRIG; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Für die Eingänge von Zustand 1 leuchtet die ROTE LED und zeigt an, dass Q 'HIGH und die GRÜNE LED Q als LOW ist. Wie oben erläutert, wird Q auf 0 zurückgesetzt, wenn CLEAR auf HIGH gesetzt ist, und ist oben zu sehen.
Zustand 2:
Uhr - NIEDRIG; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Für die Eingänge von Zustand 2 leuchtet die GRÜNE LED, um anzuzeigen, dass Q HOCH ist, und die ROTE LED zeigt an, dass Q 'NIEDRIG ist. Wie oben diskutiert, wenn PRESET auf HIGH gesetzt ist, wird Q auf 1 gesetzt und ist oben zu sehen.
Zustand 3: Uhr - NIEDRIG; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Für die Eingänge von Zustand 3 leuchten die LED ROT und GRÜN und zeigen an, dass Q und Q 'anfänglich HOCH sind. Wenn PR und CL beim Loslassen der Tasten heruntergezogen werden, wird der Status gelöscht.
Zustand 4: Uhr - HOCH; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Für die Eingänge von Zustand 4 leuchtet die ROTE LED und zeigt an, dass das Q 'HOCH ist, und die GRÜNE LED zeigt an, dass Q NIEDRIG ist. Dieser Zustand ist stabil und bleibt dort bis zum nächsten Takt und Eingang. Da die CLOCK-Flanke von LOW bis HIGH ausgelöst wird, sollte die D-Eingabetaste gedrückt werden, bevor die CLOCK-Taste gedrückt wird.
Zustand 5: Uhr - HOCH; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Für die Eingänge von Zustand 5 leuchtet die GRÜNE LED, um anzuzeigen, dass Q HOCH ist, und die ROTE LED zeigt an, dass Q 'NIEDRIG ist. Dieser Zustand ist ebenfalls stabil und bleibt dort bis zum nächsten Takt und Eingang. Da die CLOCK-Flanke von LOW bis HIGH ausgelöst wird, sollte die D-Eingabetaste gedrückt werden, bevor die CLOCK-Taste gedrückt wird.
